IMAGE PROCESSOR

Publication number: JP10215355 (A)
Publication date: 1998-08-11

Inventor(s): WATABE HIROYOSHI; MIYAMOTO TSUNEHARU; SUZUKI TATSUHISA

Applicant(s): FUJI XEROX CO LTD

Classification:

- international: H04N1/00; H04N1/19; H04N1/21; H04N1/32; H04N1/00; H04N1/19; H04N1/21;


H04N1/32; (IPC1-7): H04N1/21; H04N1/00; H04N1/19; H04N1/32

- European:

Application number: JP19970018388 19970131 **Priority number(s):** JP19970018388 19970131

Abstract of JP 10215355 (A)

PROBLEM TO BE SOLVED: To improve extendibility while suppressing the number of signal lines and to parallelly transfer image data between the plural sets of image processors by providing more than the plural sets of signal transmission lines for connecting image processing means in common and allocating the image processing means capable of parallel operations for the respective signal transmission lines. SOLUTION: The image processing means constituted of an image read part 3, an image recording part 4, a communication part 5 and a host interface part 6 are connected in common by the two sets of the signal transmission lines 7 and 9.; A connection switching means electrically connects or interrupts the image processing means 3-6 and the signal transmission lines 7 and 9 based on control signals and a control part 2 retrieves a combination capable of the parallel operations from the combination of the image processing means 3-6. Then, at the time of selecting an optional combination, the control part 2 allocates the signal transmission lines 7 and 9 for the respective combinations of the image processing means 3-6 matched with the retrieved combination and connects the allocated image processing means 3-6 and the signal transmission lines 7 and 9.



Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-215355

(43)公開日 平成10年(1998)8月11日


(51) Int.Cl. ⁶ H 0 4 N	1/21	識別記号	F I H 0 4 N	1/21			
n o 4 N	1/21 $1/00$		noan	1/21	(С	
	1/19			1/32		Z	
	1/32			1/04	102	J	
			審査請求	未請求	請求項の数3	OL	(全 16 頁)
(21)出顯番号		特願平9-18388	(71)出願人	0000054	196		
				富士ゼロ	ロックス株式会社	±	
(22)出願日		平成9年(1997)1月31日		東京都	性区赤坂二丁目1	7番22年	3
			(72)発明者	渡部	弘好		
				埼玉県	岩槻市府内3丁目	37番3	号富士ゼ
				ロック	ス株式会社岩槻里	事業所内	9
			(72)発明者	宮本(宜晴		
				埼玉県	岩槻市府内3丁目	17番1	号 富士ゼ
				ロック)	ス株式会社岩槻県	事業所内	4
			(72)発明者	鈴木	達久		
				埼玉県	岩槻市府内3丁目]7番]	号富士ゼ
				ロック)	ス株式会社岩槻羽	事業所内	J
			(74)代理人	弁理士	山内 梅雄		
		AND THE RESIDENCE OF THE PARTY					***

(54) 【発明の名称】 画像処理装置

(57)【要約】

【課題】 信号線の本数を減らしつつ拡張性を高めるとともに、複数の画像データを並列転送する画像処理装置を提供すること。

【解決手段】 所望の画像データ信号を出力する画像出力部と画像データ信号を入力する画像入力部とを2以上ずつ備える画像処理手段3~6と、すべての画像処理手段3~6を共通接続する少なくとも2組の信号伝送路7、9と、制御信号に基づいて任意の画像処理手段3~6と信号伝送路7、9との間を電気的に接続、あるいは、遮断する接続切替手段と、画像処理手段3~6の組み合わせを選択する際、検索手段2と、任意の組み合わせを選択する際、検索手段2によって検索された組み合わせに合致する際、検索手段2によって検索された組み合わせに合致する際、し当てるとともに、割り当てられた画像処理手段3~6と信号伝送路7、9とを接続状態とする制御手段2とを備えるように構成する。



【特許請求の範囲】

【請求項1】 外部から入力される画像同期信号に基づいて所望の画像データ信号を出力する画像出力部と、任意の画像出力部に対して画像同期信号を出力し、当該画像出力部より出力される画像データ信号を入力する画像入力部とを2以上ずつ備える画像処理手段と、

画像同期信号および画像データ信号を伝送する信号線によって、すべての画像処理手段を共通接続する少なくとも2組の信号伝送路と、

外部から入力される制御信号に基づいて、任意の画像出力部および画像入力部と信号伝送路との間を電気的に接続、あるいは、遮断する接続切替手段と、

画像出力部および画像入力部の組み合わせの中から、並 列動作が可能な組み合わせパターンを検索する検索手段 と、

任意の画像出力部および画像入力部の組み合わせを選択する際、検索手段によって検索された組み合わせパターンに合致する画像出力部および画像入力部の組み合わせ毎に前記信号伝送路を割り当てるとともに、割り当てられた画像出力部および画像入力部と信号伝送路とを接続状態とする制御信号を前記接続切替手段に出力制御する制御手段とを具備することを特徴とする画像処理手段。

【請求項2】 外部から入力される基準クロック信号のパルス立ち上がりまたはパルス立ち下がりタイミングに応じて所望の画像データの入力あるいは出力を行う複数の画像処理手段と、

画像同期信号および画像データ信号を伝送する信号線によって、すべての画像処理手段を共通接続する信号伝送路と、

外部から入力される制御信号に基づいて、任意の画像出力部および画像入力部と信号伝送路との間を電気的に接続、あるいは、遮断する接続切替手段と、

これらの画像処理手段における、画像データの入力を行う画像処理手段および画像データの出力を行う画像処理 手段の組み合わせの中から、並列動作が可能な複数組の 組み合わせパターンを検索する検索手段と、

基準クロック信号のn(nは2以上の整数)倍となる周波数の倍クロック信号を生成する倍クロック生成手段と、

画像データの入力を行う画像処理手段および画像データの出力を行う画像処理手段の中から任意の画像処理手段の組み合わせを選択する際、検索手段によって検索された組み合わせパターンに合致する一対の画像処理手段毎に、基準クロック信号のパルス立ち上がりまたはパルス立ち下がりタイミングから1/nずつずれた前記倍クロック生成手段により生成される倍クロック信号のパルス周期時間を割り当て、この一対の画像処理手段と信号伝送路とを、割り当てられた時間だけ接続状態とする制御信号を前記接続切替手段に出力制御する制御手段とを具備することを特徴とする画像処理手段。

【請求項3】 前記信号伝送路は、画像データを伝送するための画像データ用信号線と、画像処理手段間におけるページ同期およびライン同期をとるための同期信号用

画像データの転送対象となる画像処理手段は、画像データの入力側から出力側に対して前記同期信号用信号線を介して同期信号を出力するとともに、画像データの出力側から入力側に対して前記画像データ用信号線を介して画像データ信号を出力することを特徴とする請求項1または2記載の画像処理装置。

【発明の詳細な説明】

[0001]

信号線とを有し、

【発明の属する技術分野】本発明は、複数の画像入力部および画像出力部を備え、任意の画像入力部および画像出力部との間で画像データを伝送する画像処理装置に関する。

[0002]

【従来の技術】従来、ファクシミリ装置や光ファイリング装置等を拡張可能な画像処理装置としては、特開平4-248679号公報に示すような画像処理装置が案出されている。この画像処理装置は、画像入力部と画像出力部とを備え、画像入力部によって入力した画像データを出力するための出力バッファ回路と、画像出力部に対して出力すべき画像データを入力するための入力バッファ回路とを設けるとともに、画像データを伝達するための入力信号線と出力信号線とを互いに独立した状態で配線したものである。

【0003】そして、ファクシミリ装置や光ファイリング装置等の拡張機能装置のように、画像データの入力および出力を共に行うことのできる装置を、新たに接続可能とするために、画像データや同期信号を双方向に伝達するスルーパスが設けられている。このスルーパスは、外部より与えられる制御信号によってその伝送方向を決定する。このように、本画像処理装置では、簡単な構成で、数多くの拡張機能装置を付加することができ、画像入力部、画像出力部および新たに付加される拡張機能装置の間で自由に画像データのやりとりを行うことができる

[0004]

【発明が解決しようとする課題】しかしながら、この画像処理装置では、入力信号線と出力信号線とが別々になっていることから、入力信号線および出力信号線を共通利用した場合と比較して、単純に2倍の信号線が必要になる。また、スルーパス用に複数のバッファ回路を必要としているため、回路が複雑化し、その制御も複雑なものとなっていた。また、拡張装置の追加に伴って、新たな拡張装置と主装置との間を接続する接続用信号線の数が多くなるため、信号の流れを制御するための制御回路の構成および制御処理が複雑になり、コストアップにつながるという問題もあった。

【0005】そこで、入力信号線と出力信号線とを共通化し、さらに、各画像入力部および各画像出力部を接続する信号線をバス状に共通接続することで、信号線数を減らすとともに、拡張装置の追加に伴う信号線の増加を抑えることが案出されている。ところが、各画像入力部および各画像出力部を接続する信号線をバス状に共通接続した場合、信号線に画像入力部および画像出力部が複数接続されているにもかかわらず、信号線を介して画像データのやりとりを行える画像入力部および画像出力部は、それぞれ1つしか選択できない。

【0006】すなわち、バス状の信号線では、信号線を占有する画像入力部および画像出力部の指定が必要であり、指定されない他の画像入力部および画像出力部とは独立して画像データのやりとりを行うことができるものであっても、信号線が開放されるまでは画像データのやりとりを行うことができないという新たな問題点が生じてくる。

【0007】そこで本発明の目的は、上記問題点を解決するため、信号線の本数を減らしつつ拡張性を高めるとともに、複数の画像データを並列転送する画像処理装置を提供することにある。

[0008]

【課題を解決するための手段】請求項 1 記載の発明で は、外部から入力される画像同期信号に基づいて所望の 画像データ信号を出力する画像出力部と、任意の画像出 力部に対して画像同期信号を出力し、当該画像出力部よ り出力される画像データ信号を入力する画像入力部とを 2以上ずつ備える画像処理手段と、画像同期信号および 画像データ信号を伝送する信号線によって、すべての画 30 像処理手段を共通接続する少なくとも2組の信号伝送路 と、外部から入力される制御信号に基づいて、任意の画 像出力部および画像入力部と信号伝送路との間を電気的 に接続、あるいは、遮断する接続切替手段と、画像出力 部および画像入力部の組み合わせの中から、並列動作が 可能な組み合わせパターンを検索する検索手段と、任意 の画像出力部および画像入力部の組み合わせを選択する 際、検索手段によって検索された組み合わせパターンに 合致する画像出力部および画像入力部の組み合わせ毎に 信号伝送路を割り当てるとともに、割り当てられた画像 40 出力部および画像入力部と信号伝送路とを接続状態とす る制御信号を接続切替手段に出力制御する制御手段とを 備えるように構成している。

【0009】すなわち、請求項1記載の発明は、画像処理手段間を共通接続する信号伝送路を2組以上設け、各信号伝送路毎に並列動作可能な画像処理手段を割り当てることにより、信号線数を抑えつつ、複数組の画像処理装置間で画像データの並列転送処理が可能となる。

【0010】請求項2記載の発明では、外部から入力される基準クロック信号のパルス立ち上がりまたはパルス

立ち下がりタイミングに応じて所望の画像データの入力 あるいは出力を行う複数の画像処理手段と、画像同期信 号および画像データ信号を伝送する信号線によって、す べての画像処理手段を共通接続する信号伝送路と、外部 から入力される制御信号に基づいて、任意の画像出力部 および画像入力部と信号伝送路との間を電気的に接続、 あるいは、遮断する接続切替手段と、これらの画像処理 手段における、画像データの入力を行う画像処理手段お よび画像データの出力を行う画像処理手段の組み合わせ の中から、並列動作が可能な複数組の組み合わせパター ンを検索する検索手段と、基準クロック信号のn(nは 2以上の整数) 倍となる周波数の倍クロック信号を生成 する倍クロック生成手段と、画像データの入力を行う画 像処理手段および画像データの出力を行う画像処理手段 の中から任意の画像処理手段の組み合わせを選択する 際、検索手段によって検索された組み合わせパターンに 合致する一対の画像処理手段毎に、基準クロック信号の パルス立ち上がりまたはパルス立ち下がりタイミングか ら1/nずつずれた倍クロック生成手段により生成され る倍クロック信号のパルス周期時間を割り当て、この一 対の画像処理手段と信号伝送路とを、割り当てられた時 間だけ接続状態とする制御信号を接続切替手段に出力制 御する制御手段とを備えるように構成している。

【0011】すなわち、請求項2記載の発明は、画像処理手段間を共通接続する信号伝送路を利用する時間間隔を n以上設け、この n 時間毎に並列動作可能な画像処理手段を割り当てることにより、信号線数を抑えつつ、複数組の画像処理装置間で画像データの並列転送処理が可能となる。

【0012】請求項3記載の発明では、信号伝送路は、画像データを伝送するための画像データ用信号線と、画像処理手段間におけるページ同期およびライン同期をとるための同期信号用信号線とを有し、画像データの転送対象となる画像処理手段は、画像データの入力側から出力側に対して同期信号用信号線を介して同期信号を出力するとともに、画像データの出力側から入力側に対して画像データ用信号線を介して画像データ信号を出力するように構成している。

【0013】すなわち、請求項3記載の発明は、前述した請求項1または2に記載する発明に加えて、選択された画像処理手段間だけで正しく画像データのやりとりを行うことができる。

[0014]

【発明の実施の形態】以下、図示した一実施例に基づいて本発明を詳細に説明する。

【0015】第1の実施例

【0016】図1は、本発明の第1の実施例における画像処理装置の要部構成を示すものである。同図に示すように、本実施例での画像処理装置1は、画像処理装置1における処理の全体制御を行う制御部(制御手段、検索

手段)2と、制御部2から信号線101を介して出力される制御信号に基づき所望の画像データを読み取る画像読取部(画像処理手段)3と、制御部2から信号線102を介して出力される制御信号に基づき画像データを記録する画像記録部(画像処理手段)4と、制御部2から信号線103を介して出力される制御信号に基づき外部装置との間で通信によるデータの送受信を行う通信部

(画像処理手段) 5と、制御部2から信号線104を介して出力される制御信号に基づいて、図示しないパソコン等のホスト装置との入出力インターフェースとなるホストインターフェース部(画像処理手段)6とを備えている。

【0017】画像読取部3、画像記録部4、通信部5、ホストインターフェース部6は、それぞれ独立したモジュール(以下、画像読取部3、画像記録部4、通信部5、ホストインターフェース部6をそれぞれサブモジュールと呼称する)を構成し、各サブモジュールは、信号線(信号伝送路)9によって相互に接続されている。なお、図1中、信号線7および信号線9は、1本の信号線として表されているが、実際には、画像データ用信号線、ページ同期信号用信号線、ライン同期信号用信号線、ドット同期信号用信号線の4つの信号線を含んでいる。また、信号線7の一方端部はプルダウン抵抗8を介して低電位電源線に接続されており、同様に、信号線9の一方端部はプルダウン抵抗10を介して低電位電源線に接続されている。

【0018】制御部2は、システムバス100に対し、信号線105を介して接続するCPU (Central Processing Unit) 11と、信号線106を介して接続するROM (Read Only Memory) 12と、信号線107を介して接続するRAM (Random Access Memory) 13と、信号線108を介して接続する操作パネル14と、信号線109を介して接続するシリアル入出力部(以下、本文および図中において、シリアル入出力部をSIO部と略す)15と、信号線110を介して接続するSIO部16と、信号線111を介して接続するSIO部17と、信号線112を介して接続するSIO部18とを備えている。

【0019】ここで、CPU11は、制御部2の中枢となるプロセッサであり、ROM12内に格納されたプログラム処理手順に基づいて、各種制御処理を実行する。ROM12は、CPU11によって利用される各種制御プログラムやデータ等を格納する半導体メモリである。RAM13は、CPU11におけるプログラム処理実行中に利用されるプログラムデータ等を格納したり、処理に関連するデータ等を一時的に記憶し、作業領域として利用するための半導体メモリであり、RAM13内の所定領域には、キューレジスタ13a、13bが設定されている。操作パネル14は、制御部2に対する各種指示項目を入力するためのインターフェースである。50

【0020】S10部15は、信号線101を介して接続される画像読取部3に対して、CPU11から出力される制御信号を伝達するためのものであり、同様に、S10部16は、信号線102を介して接続される画像記録部4に対して、S10部17は、信号線103を介して接続される通信部5に対して、S10部18は、信号線104を介して接続されるホストインターフェース部6に対して、CPU11から出力される制御信号をそれぞれ伝達するためのものである。

【0021】図2は、図1における画像読取部の要部構成を詳細に示すものである。画像読取部3は、バス200に対し、信号線201を介して接続するCPU21と、信号線202を介して接続するROM22と、信号線203を介して接続するRAM23と、信号線204を介して接続するSIO部24と、信号線205aを介して接続する画像信号インターフェース部25bと、信号線206を介して接続するA/D変換部26と、信号線209を介して接続するモータ28と、信号線210を介して接続するセンサ29とを備えている。

【0022】さらに、A/D変換部26に対して信号線 208を介して接続するCCD (Charge Coupled Devic e) 27と、画像信号インターフェース部25a(25 b) から信号線211a(211b)を介して入力され る画像データ信号 V D を、信号線 2 1 2 a (2 1 2 b) を介して出力するバッファ回路30a(30b)と、信 号線213a(213b)を介して入力されるドット同 期信号VCLKを、信号線214a(214b)を介し て画像信号インターフェース部25a(25b)に出力 するバッファ回路31a(31b)と、信号線215a (215b)を介して入力されるライン同期信号LSY NCを、信号線216a(216b)を介して画像信号 インターフェース部25a(25b)に出力するバッフ ア回路32a(32b)と、信号線217a(217 b) を介して入力されるページ同期信号 PSYNCを、 信号線218a(218b)を介して画像信号インター フェース部25a(25b)に出力するバッファ回路3 3 a (33b) とを備えている。

【0023】 これらバッファ回路 $30a(30b)\sim3$ 3a(33b)は、画像信号インターフェース部25a(25b)と共に選択決定手段としての機能を有し、画像信号インターフェース部25a(25b)から信号線219a(219b)を介して出力されるイネーブル信号 E_1 によって各信号を入出力状態を制御する。具体的には、イネーブル信号 E_1 をハイレベル(以下、

"H")とすることでアイドル状態とし、ローレベル (以下、"L")とすることで動作状態とする。また、 A/D変換部26は、信号線207を介して画像信号インターフェース部25a、25bにタイミング信号を出 力する。これによって、画像読取部3は、制御部2から入力される制御信号に基づいて、CCD27によって所望の画像データを読み取り、読み取った画像データを信号線212b(すなわち、信号

線7または信号線9)に出力する。

【0024】図3は、図1における画像記録部の要部構成を詳細に示すものである。画像記録部4は、バス220に対し、信号線221を介して接続するCPU41と、信号線222を介して接続するROM42と、信号線223を介して接続するRAM43と、信号線224を介して接続するSIO部44と、信号線226aを介して接続する画像信号インターフェース部45aと、信号線226bを介して接続する画像信号インターフェース部45bと、信号線229を介して接続するモータ47と、信号線230を介して接続するセンサ48とを備えている。

【0025】さらに、画像信号インターフェース部45 a (45b) から信号線227a (227b) を介して 接続する露光部46と、信号線231a(231b)を 介して入力される画像データ信号 VDを、信号線 232 a (232b)を介して画像信号インターフェース部4 5 a (45b) に出力するバッファ回路49a (49 b) と、画像信号インターフェース部45a(45b) から信号線233a(233b)を介して入力されるド ット同期信号VCLKを、信号線234a(234b) を介して出力するバッファ回路50a(50b)と、画 像信号インターフェース部45a(45b)から信号線 235a(235b)を介して入力されるライン同期信 号LSYNCを、信号線236a(236b)を介して 出力するバッファ回路51a(51b)と、画像信号イ ンターフェース部45a(45b)から信号線237a (237b)を介して入力されるページ同期信号PSY NCを、信号線238a(238b)を介して出力する バッファ回路52a(52b)とを備えている。

【0026】これらバッファ回路49a(49b)~52a(52b)は、画像信号インターフェース部45a(45b)と共に選択決定手段としての機能を有し、画像信号インターフェース部45a(45b)から信号線239a(239b)を介して出力されるイネーブル信号E2によって各信号を入出力状態を制御する。これに40よって、画像記録部4は、制御部2から入力される制御信号に基づいて、露光部46において所望の画像データを形成し、形成した画像データを所定の画像記録用紙に印刷出力する。

【0027】図4は、図1における通信部の要部構成を 詳細に示すものである。通信部5は、バス240に対 し、信号線241を介して接続するCPU61と、信号 線242を介して接続するROM62と、信号線243 を介して接続するRAM63と、信号線244を介して 接続するS1O部64と、信号線246aを介して接続 50 する画像信号インターフェース部65aと、信号線246bを介して接続する画像信号インターフェース部65bと、信号線248を介して接続する圧縮・伸長部66と、信号線249を介して接続するモデム67と、信号線251を介して接続する回線インターフェース68とを備えている。

【0028】さらに、信号線253a(253b)を介 して入力される画像データ信号 VDを、信号線255a (255b)を介して画像信号インターフェース部65 a (65b) に出力するバッファ回路69a (69b) と、画像信号インターフェース部65a(65b)から 信号線254a(254b)を介して入力される画像デ ータ信号 V D を、信号線 2 5 3 a (2 5 3 b) を介して 出力するバッファ回路70a(70b)と、信号線25 6 a (256b)を介して入力されるドット同期信号V CLKを、信号線258a(258b)を介して画像信 号インターフェース部65a(65b)に出力するバッ ファ回路71a(71b)と、画像信号インターフェー ス部65a(65b)から信号線257a(257b) を介して入力されるドット同期信号VCLKを、信号線 256a(256b)を介して出力するバッファ回路7 2a(72b)と、信号線259a(259b)を介し て入力されるライン同期信号 LSYNCを、信号線26 1 a (261b)を介して画像信号インターフェース部 65a(65b)に出力するバッファ回路73a(73 b) と、画像信号インターフェース部65a(65b) から信号線260a(260b)を介して入力されるラ イン同期信号LSYNCを、信号線259a(259 b) を介して出力するバッファ回路74a(74b) と、信号線262a(262b)を介して入力されるペ ージ同期信号PSYNCを、信号線264a(264 b) を介して画像信号インターフェース部65a(65 b) に出力するバッファ回路75a(75b)と、画像 信号インターフェース部65a(65b)から信号線2 63a(263b)を介して入力されるページ同期信号 PSYNCを、信号線262a(262b)を介して出 力するバッファ回路76a(76b)とを備えている。 【0029】バッファ回路69a(69b)、71a (71b)、73a(73b)、75a(75b)は、 画像信号インターフェース部65a(65b)と共に選 択決定手段としての機能を有し、画像信号インターフェ ース部65a(65b)から信号線265a(265 b) を介して出力されるイネーブル信号 E3 によって各 信号を入出力状態を制御する。また、バッファ回路70 a (70b), 72a (72b), 74a (74b), 76a(76b)は、画像信号インターフェース部65 a (65b)と共に選択決定手段としての機能を有し、 画像信号インターフェース部65a(65b)から信号 線266a(266b)を介して出力されるイネーブル

信号E4によって各信号を入出力状態を制御する。すな

わち、通信部5は、画像信号および同期信号の入力および出力を行うことから、入出力を2種類のイネーブル信号によって制御する必要があるためである。

【0030】圧縮・伸長部66は、信号線247a(247b)を介して画像信号インターフェース部65a(65b)との間で画像信号のやりとりを行い、画像信号の圧縮あるいは伸長を行う。また、モデム67は、信号線250を介して回線インターフェース68に接続されており、回線インターフェース68に出力すべき信号を変調したり、回線インターフェース68から入力されの信号を復調したりするものである。回線インターフェース68は、信号線252を介して、アナログ一般公衆回線等の外部回線に接続し、外部回線を通して画像信号の入出力を行うものである。これによって、通信部5は、制御部2から入力される制御信号に基づいて、外部回線との間で画像データの入出力を行う。

【0031】図5は、図1におけるホストインターフェース部の要部構成を詳細に示すものである。ホストインターフェース部6は、バス270に対し、信号線271を介して接続するCPU81と、信号線272を介して接続するROM82と、信号線273を介して接続するRAM83と、信号線274を介して接続するSIO部84と、信号線276aを介して接続する画像信号インターフェース部85aと、信号線276bを介して接続する画像信号インターフェース部85bと、信号線278を介して接続するページメモリ86と、信号線279を介して接続する双方向パラレルインターフェース87とを備えている。

【0032】さらに、信号線281a(281b)を介 して入力される画像データ信号VDを、信号線283a (283b)を介して画像信号インターフェース部85 a (85b) に出力するバッファ回路89a (89b) と、画像信号インターフェース部85a(85b)から 信号線282a(282b)を介して入力される画像デ ータ信号 V D を、信号線 2 8 1 a (2 8 1 b) を介して 出力するバッファ回路90a(90b)と、信号線28 5 a (285b)を介して入力されるドット同期信号 V CLKを、信号線287a(287b)を介して画像信 号インターフェース部85a(85b)に出力するバッ ファ回路91a(91b)と、画像信号インターフェー ス部85a(85b)から信号線286a(286b) を介して入力されるドット同期信号VCLKを、信号線 285a(285b)を介して出力するバッファ回路9 2a(92b)と、信号線288a(288b)を介し て入力されるライン同期信号 LSYNCを、信号線29 Oa(290b)を介して画像信号インターフェース部 85a (85b) に出力するバッファ回路93a (93 b) と、画像信号インターフェース部85a(85b) から信号線289a(289b)を介して入力されるラ イン同期信号LSYNCを、信号線288a(288

b) を介して出力するバッファ回路 9 4 a (9 4 b) と、信号線291a(291b)を介して入力されるペ ージ同期信号PSYNCを、信号線293a(293 b) を介して画像信号インターフェース部85a(85 b) に出力するバッファ回路95a(95b)と、画像 信号インターフェース部85a(85b)から信号線2 92a(292b)を介して入力されるページ同期信号 PSYNCを、信号線291a (291b) を介して出 力するバッファ回路96a(96b)とを備えている。 【0033】バッファ回路89a(89b)、91a (91b), 93a (93b), 95a (95b) は、 画像信号インターフェース部85a(85b)と共に選 択決定手段としての機能を有し、画像信号インターフェ ース部85a(85b)から信号線294a(294 b)を介して出力されるイネーブル信号 E5 によって各 信号を入出力状態を制御する。また、バッファ回路90 a (90b), 92a (92b), 94a (94b), 96a(96b)は、画像信号インターフェース部85 a(85b)と共に選択決定手段としての機能を有し、 画像信号インターフェース部85a(85b)から信号 線295a(295b)を介して出力されるイネーブル 信号 E 6 によって各信号を入出力状態を制御する。すな わち、ホストインターフェース部6は、通信部5と同様 に、画像信号および同期信号の入力および出力を行うこ とから、入出力を2種類のイネーブル信号によって制御 する必要があるためである。

【0034】ページメモリ86は、信号線277a(277b)を介して画像信号インターフェース部85a(85b)との間で画像信号のやりとりを行い、1ページ分の画像データを格納する。また、双方向パラレルインターフェース87は、信号線280を介して、ホスト装置となるパーソナルコンピュータ(以下、パソコン)88と接続するためのインターフェースであり、この双方向パラレルインターフェース87によって、パソコン88との間で画像信号の入出力を行うものである。これによって、ホストインターフェース部6は、制御部2から入力される制御信号に基づいて、パソコン88との間で画像データの入出力を行う。

【0035】以上の構成において、各サブモジュール内の画像信号インターフェース部25a(25b)、45a(45b)、65a(65b)、85a(85b)には、それぞれ、ページ同期信号用信号線、ライン同期信号用信号線、ドット同期信号用信号線、画像データ用信号線の4本の信号線が接続され、これらの4本の信号線によって信号線7が形成されている。

【0036】図6は、アイドル時における、ページ同期信号、ライン同期信号、ドット同期信号、画像データ信号の波形を示すためのものであり、図7は、動作時における、ページ同期信号、ライン同期信号、ドット同期信50号、画像データ信号の波形を示すためのものである。な

お、図 6 および図 7 中、(a)はページ同期信号 P S Y N C 、(b)はライン同期信号 L S Y N C 、(c)はドット同期信号 V C L K 、(d)は画像データ信号 V D を示す。

【0037】アイドル時には、図6に示すように、ページ同期信号用信号線、ライン同期信号用信号線、ドット同期信号用信号線の各信号線電位は、非活性状態の

"L"に固定する。このため、プルダウン抵抗8には、数百 Ω ~数 k Ω の抵抗値を有する抵抗を用い、非活性状態における同期信号線の電位レベルを一定に保っている。また、画像データ用信号線は、ハイインピーダンス(以下、"Z")とする。

【0039】このとき、画像データ信号VDを出力すべ きサブモジュール、および、画像データ信号VDを入力 すべきサブモジュール以外のサブモジュールは、アイド ル状態となっているため、信号線7とは電気的に遮断さ れた状態となっている。すなわち、選択された2つのサ ブモジュール間だけを、ページ同期信号用信号線、ライ ン同期信号用信号線、ドット同期信号用信号線、画像デ ータ用信号線によって接続したものと等価な状態とな る。なお、各信号は、原稿または記録紙サイズ、読み取 りまたは記録解像度によって異なった時間周期となる。 【0040】図8は、画像データの入出力を行うサブモ ジュールの動作可能な組み合わせを例示するものであ る。画像出力側となるサブモジュールは、画像読取部 2、通信部4、ホストインターフェース部5のいずれか 40 であり、一方、画像入力側となるサブモジュールは、画 像記録部3、通信部4、ホストインターフェース部5の いずれかである。そして、各サブモジュール同士の組み 合わせによって、図8に示すように、「コピー」(01 H)、「送信蓄積」(02H)、「ローカルスキャン」 (03H)、「受信プリント」(04H)、「PCファ ックス受信」(05H)、「PCプリント」(06 H)、「PCファックス送信」(07H)の7つの動作 モードを実現している。そして、各動作モードには、 "O1H"~ "O7H"の番号が振られている。

【0041】本実施例の画像処理装置1は、動作時にお いて、活性状態となる画像出力側および画像入力側のサ ブモジュールはそれぞれ2つあり、図9~図11に示す ように、各サブモジュールの組み合わせによって、一度 に2つまでの動作を並列して行うことができるようにな っている。図12に現在の動作状態からデュアル動作可 能な次の動作の一覧を示す。このように、アイドル中の サブモジュールから動作要求があった場合、RAM13 内のキューレジスタ13a、13bに対して、その要求 がキューイングされる。キューレジスタ13a、13b は、前述したように、RAM13内の所定領域に設けら れ、CPUllによって管理されている。また、本実施 例では、2つのサブモジュールが動作中に、残り2つの サブモジュールから動作要求が発生する可能性があるた め、図13に示すように、3段のキューレジスタを用意 している。

【0042】図13は、動作要求に伴うキューレジスタ内部値の変化を説明するためのものである。電源投入直後のキューレジスタ13a、13bは、1段目から3段目まで共に"00H"を格納している(図13中、A参照)。ここで、画像読取部2から「送信蓄積」の動作要求があると、キューレジスタ13aの1段目に"02H"を書き込み、「送信蓄積」動作を実行する(図13中、B参照)。そして、「送信蓄積」動作の最中にホストインターフェース部5から「PCプリント」の動作要求があると、現在「送信蓄積」動作を実行中であるため、キューレジスタ13bの1段目に"06H"を書き込む(図13中、C参照)。

【0043】そして、「PCプリント」動作が終了すると、キューレジスタ13bの1段目の内容に"00H"を書き込む。さらに、「送信蓄積」動作の最中にホストインターフェース部5から「PCファックス送信」の動作要求があると、「PCファックス送信」動作は、図12に示すように、「送信蓄積」動作とデュアル動作ができないため、キューレジスタ13aの2段目に"07H"を書き込み、「PCファックス送信」動作は待機状態となる(図13中、C参照)。

【0044】次に、上述の実施例における画像処理装置 1の動作例を図14~図23に基づいて説明する。

40 【0045】図14は、画像処理装置の電源投入後の処理手順を示すものである。画像処理装置1に電源が投入されると、CPU11は、RAM13内のキューレジスタに対して"00H"を書き込み、キューレジスタを初期化する(ステップS101)。そして、各サブモジュール内は、画像信号インターフェース部25a(25b)、45a(45b)、65a(65b)、85a(85b)から出力するイネーブル信号E1~E6をそれぞれ"H"とする。これによって、ページ同期信号用信号線、ライン同期信号用信号線、ドット同期信号用信号線である信号線電位を非活性状態の"L"に固定し、ア

イドル状態とする(ステップS102)。次いで、その 他の初期化処理を実行する(ステップS103)。

【0046】図15~図17は、本実施例の画像処理装 置でファクシミリ送信を行う場合の処理手順を示すもの である。オペレータによって操作パネル14から「送信 蓄積」の指示入力があると(ステップS201)、CP U11は、キューレジスタ13a(13b)の1段目の 内容を読み出し、その内容が"00H"であり、現在の 動作状態がアイドル状態であることを確認する(ステッ プS202)。そして、CPU11は、キューレジスタ 13aの1段目に"02H"を書き込み、動作モードと して「送信蓄積」を選択する(ステップS203)。続 いて、CPU11は、SIO部15から信号線101を 介して画像読取部3に対して原稿の読み取りを指示し (ステップS204)、画像読取部3がレディ状態であ るか否かを判断する(ステップS205)。

【0047】ステップS205の判断処理において、画 像読取部3からレディステータス信号の返答がない場合 には、画像読取部3はまだレディ状態ではないものと判 断し(ステップS205;N)、レディステータス信号 を受信するまで待機する。一方、ステップS205の判 断処理において、画像読取部3からレディステータス信 号の返答があった場合には、画像読取部3がレディ状態 であるものと判断する(ステップS205;Y)。レデ ィ状態となった画像読取部3は、画像信号インターフェ ース部25a(25b)から出力するイネーブル信号E 」を"L"として、ページ同期信号用信号線、ライン同 期信号用信号線、ドット同期信号用信号線を動作状態と するとともに、センサ29によって原稿サイズを検出 し、検出した原稿サイズの情報をSIO部44からCP U11に通知する(ステップS206)。

【0048】次に、CPU11は、SIO部17から信 号線103を介して通信部5に対して送信を指示すると ともに、原稿サイズ、送信モード、相手先電話番号等の 必要な情報も伝達する(ステップS207)。 CPU1 1からの送信指示を受けた通信部5は、画像信号インタ ーフェース部65a(65b)から出力するイネーブル 信号 E3 を "L" として、ページ同期信号用信号線、ラ イン同期信号用信号線、ドット同期信号用信号線の動作 状態とし、ページ同期信号 PSYNC、ライン同期信号 40 LSYNC、ドット同期信号VCLKの各同期信号を送 出可能な状態とする(ステップS208)。

【0049】次いで、通信部5は、原稿サイズに応じた 所定のページ同期信号PSYNC、ライン同期信号LS YNC、ドット同期信号VCLKの各同期信号を信号線 7に出力し、信号線7を介して画像読取部3は、これら の同期信号を入力する(ステップS209)。これによ って、画像読取部3は、信号線7に画像データ信号VD を出力し、信号線7を介して通信部5は、画像データ信 号VDを入力する。さらに、通信部5は、圧縮・伸長部 50 パソコン88から双方向パラレルインターフェース87

66によって画像データ信号 VDの圧縮を行い、圧縮し た画像データをRAM63に蓄積する(ステップS21 0) c

【0050】そして、通信部5は、1ページ分の「送信 蓄積」が終了すると、ページ終了の情報をSIO部64 からCPU11に通知する(ステップS211)。する と、CPU11は、SIO部15から信号線101を介 して画像読取部3に対して原稿の残りがあるか否かを確 認し(ステップS212)、画像読取部3に原稿がまだ あるか否かを判断する(ステップS213)。ステップ S 2 1 3 の判断処理において、画像読取部 3 に原稿がま だある場合(ステップS213;Y)、CPU11は、 SIO部17から信号線103を介して通信部5に対し て次原稿の入力を指示し(ステップ S 2 1 4)、ステッ プS209からの処理を実行する。一方、ステップS2 13の判断処理において、画像読取部3に原稿がもうな い場合(ステップS213;N)、CPU11は、SI 〇部15から信号線101を介して画像読取部3に対し て「送信蓄積」動作の終了を通知する(ステップ S 2 1 5)。

【0051】「送信蓄積」動作の終了通知を受けた画像 読取部3は、画像信号インターフェース部25a(25 b) から出力するイネーブル信号 E1を "H"として、 ページ同期信号用信号線、ライン同期信号用信号線、ド ット同期信号用信号線をアイドル状態とする(ステップ S216)。続いて、CPU11は、SIO部17から 信号線103を介して通信部5に対して「送信蓄積」動 作の終了を通知する(ステップS217)。「送信蓄 積」動作の終了通知を受けた通信部5は、画像信号イン ターフェース部 6 5 から出力するイネーブル信号 E3 を "H"として、ページ同期信号用信号線、ライン同期信 号用信号線、ドット同期信号用信号線をアイドル状態と する (ステップS218)。次いで、CPU61は、R AM63内に蓄積された圧縮画像データをモデム67で 変調した後、回線インターフェース68を介して通信相 手先に送信する(ステップS219)。そして、CPU 11は、キューレジスタの1段目に"00H"を書き込 み、「送信蓄積」の終了を設定する(ステップS22 0)。

【0052】図18~図20は、本実施例の画像処理装 置でファクシミリ送信を行っている最中に、並列処理可 能な他の動作要求があった場合の処理手順を示すもので ある。なお、本例では、他の動作要求として、ホストイ ンターフェース部6に接続されているパソコン88から 「PCプリント」動作要求があった場合についての説明 となっている。他の動作要求の組み合わせは、図9~図 12に示す組み合わせパターン内であれば、該当箇所の 変更だけで同様の処理手順となる。

【0053】ホストインターフェース部6に接続された

を介してプリント要求の入力があると(ステップS30 1)、ホストインターフェース部6は、パソコン88か ら送られてくる印字データをページメモリ86内に格納 する(ステップS302)。そして、ページメモリ86 内に1ページ分の印字データが格納された時点で、ホス トインターフェース部6は、SIO部84から信号線1 04を介してCPU11にプリント要求がある旨を通知

【0054】ホストインターフェース部6からの通知を受け取ったCPU11は、キューレジスタ13aの1段目の内容を読み出し、内容をチェックする(ステップS304)。この場合、キューレジスタ13aの1段目の内容は、図13中、Bに示すように「送信蓄積」を表す"02H"となっているため、現在の動作状態が「送信蓄積」状態であることを確認する。続いて、CPU11は、キューレジスタ13bの1段目の内容を読み出し、その内容が"00H"であることを確認すると、ここに"06H"を書き込み、次の動作モードとして「PCプリント」の動作要求がある旨を記録する(ステップS305)

する(ステップS303)。このとき、記録紙サイズ等

の情報も一緒に通知する。

【0055】続いて、CPU11は、SIO318から信号線104を介してホストインターフェース部6に対してプリント開始を指示する(ステップS306)。プリント開始の指示が与えられたホストインターフェース部6は、画像信号インターフェース部85 bから出力するイネーブル信号 E_6 を"L"として、画像信号を出力可能状態とする(ステップS307)。そして、CPU11は、SIO316から信号線102を介して画像記録部4に対して印字を指示し(ステップS308)、画像記録部4がレディ状態であるか否かを判断する(ステップS309)。

【0056】ステップS309の判断処理において、画像記録部4からレディステータス信号の返答がない場合には、画像記録部4はまだレディ状態ではないものと判断し(ステップS309;N)、レディステータス信号を受信するまで待機する。一方、ステップS309の判断処理において、画像記録部4からレディステータス信号の返答があった場合には、画像記録部4がレディ状態であるものと判断する(ステップS309;Y)。レディ状態となった画像記録部4は、画像信号インターフェース部45bから出力するイネーブル信号E2を"L"として、ページ同期信号用信号線、ライン同期信号用信号線、ドット同期信号用信号線を動作状態とし、ページ同期信号PSYNC、ライン同期信号LSYNC、ドット同期信号VCLKの各同期信号を送出可能な状態とする(ステップS310)。

 【0057】次いで、画像記録部4は、原稿サイズに応じた所定のページ同期信号PSYNC、ライン同期信号

 LSYNC、ドット同期信号VCLKの各同期信号を信 50

号線7に出力し、信号線7を介してホストインターフェース部6は、これらの同期信号を入力する(ステップS311)。これによって、ホストインターフェース部6は、信号線9に画像データ信号VDを出力し、信号線9を介して画像記録部4は、画像データ信号VDを入力する

16

【0058】そして、ホストインターフェース部6は、画像記録部4に対して画像データ信号VDを出力しつつ、パソコン88から送られてくる次の印字データをページメモリ86内に格納し(ステップS312)、ホストインターフェース部6は、1ページ分の印字データの格納が終了すると、ページ終了の情報をSIO部84からCPU11に通知する(ステップS313)。すると、CPU11は、SIO部18から信号線104を介してホストインターフェース部6に対して印字データの残りがあるか否かを確認し(ステップS314)、ページメモリ86内に印字データがまだあるか否かを判断理る(ステップS315)。ステップS315からはおいて、ページメモリ86内に印字データがまだある場合(ステップS315;Y)、ステップS315からの処理を再度実行する。

【0059】一方、ステップS3150判断処理において、ページメモリ86内に印字データがもうない場合(ステップS315; N)、CPU11は、SIO部18から信号線104を介してホストインターフェース部6に対して「PCプリント」動作の終了を通知する(ステップS316)。「PCプリント」動作の終了通知を受けたホストインターフェース部6は、画像信号インターフェース部85bから出力するイネーブル信号 E_6 を"H"として、ページ同期信号用信号線、ライン同期信号用信号線、ドット同期信号用信号線をアイドル状態とする(ステップS317)。

【0060】続いて、CPU11は、SIO部16から 信号線102を介して画像記録部4に対して「PCプリント」動作の終了を通知する(ステップS318)。 「PCプリント」動作の終了通知を受けた画像記録部4

は、画像信号インターフェース部 45b から出力するイネーブル信号 E2 を "H" として、ページ同期信号用信号線、ライン同期信号用信号線、ドット同期信号用信号線をアイドル状態とする(ステップ S319)。そして、CPU11 は、キューレジスタ 13b の 1 段目に "00 H" を書き込み、「PC プリント」の終了を設定する(ステップ S320)。

【0061】図21~図23は、本実施例の画像処理装置でファクシミリ送信を行っている最中に、並列処理不可能な他の動作要求があった場合の処理手順を示すものである。なお、本例では、他の動作要求として、ホストインターフェース部6に接続されているパソコン88から「PCファックス送信」動作要求があった場合についての説明となっているが、「PCファックス送信」動作

要求以外の動作要求についても該当箇所の変更だけで同様の処理手順となる。

【0062】ホストインターフェース部6に接続されたパソコン88から双方向パラレルインターフェース87を介してPCファックス送信要求の入力があると(ステップS401)、ホストインターフェース部6は、パソコン88から送られてくる送信データをページメモリ86内に格納する(ステップS402)。そして、ページメモリ86内に1ページ分の送信データが格納された時点で、ホストインターフェース部6は、SIO部84から信号線104を介してCPU11にプリント要求がある旨を通知する(ステップS403)。このとき、記録紙サイズ等の情報も一緒に通知する。

【0063】ホストインターフェース部6からの通知を 受け取った СР U 1 1 は、キューレジスタ 1 3 a の 1 段 目の内容を読み出し、内容をチェックする(ステップS 404)。この場合、キューレジスタの1段目の内容 は、図13中、Cに示すように「送信蓄積」を表す"0 2 H"となっているため、現在の動作状態が「送信蓄 積」状態であることを確認する。続いて、CPU11 は、キューレジスタ13aの2段目の内容を読み出し、 その内容が"00H"であることを確認すると、ここに "07H"を書き込み、次の動作モードとして「PCフ アックス送信」の動作要求がある旨を記録する(ステッ プS405)。そして、CPU11は、現在「送信蓄 積」動作中であるため、SIO部18から信号線104 を介してホストインターフェース部6に一時待機するこ とを指示する(ステップS406)。以後、CPU11 は、一定周期でキューレジスタの内容をチェックする (ステップS407)。

【0064】すなわち、キューレジスタの1段目が"00H"となったか否かを一定周期毎に判断し(ステップS408)、"00H"となった場合(ステップS408;Y)、CPU11は、キューレジスタの1段目に2段目の内容(この場合、"07H")をコピーするとともに、2段目の内容を"00H"に書き込み、キューレジスタの内容を更新する(ステップS409)。続いて、CPU11は、SIO部18から信号線104を介してホストインターフェース部6に対してPCファックス送信開始を指示する(ステップS410)。

【0065】PCファックス送信開始の指示が与えられたホストインターフェース部6は、画像信号インターフェース部85aから出力するイネーブル信号 E_6 を "L"として、画像信号を出力可能状態とする(ステップ E_6 3を介して通信部5に対して送信を指示し (ステップ E_6 3 4 1 2)、通信部5がレディ状態であるか 否かを判断する(ステップ E_6 3 2 6 1 3)。

【0066】ステップS413の判断処理において、通信部5からレディステータス信号の返答がない場合に

【0067】次いで、送信部3は、送信データに応じた所定のページ同期信号PSYNC、ライン同期信号LSYNC、ドット同期信号VCLKの各同期信号を信号線7に出力し、信号線7を介してホストインターフェース部6は、これらの同期信号を入力する(ステップS415)。これによって、ホストインターフェース部6は、信号線7に画像データ信号VDを出力し、信号線7を介して送信部3は、画像データ信号VDを入力する。そして、ホストインターフェース部6は、画像記録部4に対して画像データ信号VDを出力しつつ、パソコン88から送られてくる次の送信データをページメモリ86内に格納し(ステップS416)、ホストインターフェース部6は、1ページ分の送信データの格納が終了すると、ページ終了の情報をSIO部84からCPU11に通知する(ステップS417)。

【0068】すると、CPU11は、SIO部18から信号線104を介してホストインターフェース部6に対して印字データの残りがあるか否かを確認し(ステップS418)、ページメモリ86内に送信データがまだあるか否かを判断する(ステップS419)。ステップS419の判断処理において、ページメモリ86内にステップS419の判断処理を再度実行する。一方、ステップS419の判断処理において、ページメモリ86内に送信データがもうない場合(ステップS419;N)、CPU11は、SIO部18から信号線104を介してホストインターフェース部6に対して「PCファックス送信」動作の終了を通知する(ステップS420)。

【0069】「PCファックス送信」動作の終了通知を受けたホストインターフェース部6は、画像信号インターフェース部85aから出力するイネーブル信号E6を"H"として、ページ同期信号用信号線、ライン同期信号用信号線、ドット同期信号用信号線をアイドル状態とする(ステップS421)。続いて、CPU11は、SIO部16から信号線102を介して通信部5に対して「PCファックス送信」動作の終了を通知する(ステップS422)。「PCファックス送信」動作の終了通知

【0070】以上説明したように、本実施例では、各サブモジュール間で、画像データ用信号線、ページ同期信号用信号線、ライン同期信号用信号線、ドット同期信号用信号線の4つの信号線を共通の信号線として使用することで、信号線数を増やすことなく、後からサブモジュールを増設することが容易に行え、システムの拡張性に優れている。また、この共通の信号線を複数備えることにより、異なるサブモジュールの組み合わせによる並列動作が可能となる。

【0071】第1の実施例における第1の変形例

【0072】前述した実施例でのファクシミリ送信は、通信部5内のRAM63に送信すべき画像データを蓄積した後に行うようにしているが、すべての画像データを 20 蓄積してから送信するのではなく、通信部5に入力される画像データを、入力された時点で順次送信するようにしてもよい。また、前述の実施例では、サブモジュールの一例として、画像読取部3、画像記録部4、通信部5、ホストインターフェース部6の4つを挙げているが、他にも画像データの入力あるいは出力を行う機能を有するものであれば、どのようなものをサブモジュールとして接続しても構わない。

【0073】第2の実施例

【0074】図24は、本発明の第2の実施例における 画像処理装置の要部構成を示すものである。同図に示す ように、本実施例での画像処理装置1'は、第1の実施 例と同様に、画像処理装置1′における処理の全体制御 を行う制御部(制御手段、検索手段)2'と、制御部 2′から信号線101を介して出力される制御信号に基 づき所望の画像データを読み取る画像読取部(画像処理 手段) 3′と、制御部2′から信号線102を介して出 力される制御信号に基づき画像データを記録する画像記 録部(画像処理手段)4'と、制御部2'から信号線1 03を介して出力される制御信号に基づき外部装置との 40 間で通信によるデータの送受信を行う通信部(画像処理 手段) 5′と、制御部2′から信号線104を介して出 力される制御信号に基づいて、図示しないパソコン等の ホスト装置との入出力インターフェースとなるホストイ ンターフェース部(画像処理手段) 6′とを備えてい る。また、画像読取部3、画像記録部4、通信部5、ホ ストインターフェース部6は、図2~図5に示す画像信 号インターフェース部25b、45b、65b、85b と、これら画像信号インターフェース部25b、45

のとなっている。

【0075】前述の第1実施例では、図7(c)に示すように、各ドット同期信号用信号線から入力される基準クロック信号となるドット同期信号によって、その動作タイミングを決定していたが、本実施例では、この基準クロック信号の2倍の周波数の倍クロック信号XVCLKを生成する倍クロック生成手段(図示せず)を新たに設け、この倍クロック生成手段によって生成される倍クロック信号XVCLKを、信号線9′を介して各サブモジュールに入力する。

【0076】そして、各サブモジュールの画像信号インターフェース部25a、45a、65a、85aは、図25に示すように、倍クロック信号XVCLKのパルス立ち下がりタイミングをサンプリング点として時分割利用することで、第一転送タイミングと第二転送タイミングとの2つの転送タイミングを作り出し、1本の共通接続された信号線7で同時に2組の画像データ転送を可能としている。

【0077】図25は、第2の実施例の動作時における、ページ同期信号、ライン同期信号、ドット同期信号、画像データ信号の各波形を示すものである。同図中、(a)は基本クロック信号となるドット同期信号VCLK、(b)は倍クロック信号XVCLK、(c)は第一転送タイミングにおけるページ同期信号PSYNC、(d)は第一転送タイミングにおけるライン同期信号LSYNC、(e)は第二転送タイミングにおけるページ同期信号PSYNC、(g)は第二転送タイミングにおけるライン同期信号LSYNC、(h)は第二転送タイミングにおける画像データ信号VDを示す。

【0078】このように本実施例では、通常使用するドット同期信号の2倍の周波数のクロック信号を用いて、時分割処理を行うことにより、1本の共通伝送路によって異なるサブモジュールの組み合わせによる並列動作が可能となる。したがって、本実施例では、伝送路数の増加に伴う信号線数の増加を最小限に抑えることができる。

【0079】<u>第2の実施例における第1の変形例</u>

【0080】前述した第2の実施例では、基準クロック信号となるドット同期信号の2倍の周波数を有する倍クロック信号XVCLKを別に生成していたが、各サブモジュール内にドット同期信号を取り込み、その内部において、クロック周波数を2倍にするように構成してもよい。また、動作周波数は、ドット同期信号の2倍に限らず、n(nは2以上の整数)倍とすることで、同時にn組のサブモジュールの並列動作を可能とするように構成することもできる。

[0081]

と、これら画像信号インターフェース部25b、45 【発明の効果】以上説明したように、請求項1記載の発 b、65b、85bに接続するバッファ回路を除いたも 50 明では、画像処理手段間を共通接続する信号伝送路を2

組以上設けて、各信号伝送路毎に並列動作可能な画像処理手段を割り当てることで、信号線数を抑えつつ、複数組の画像処理装置間で画像データの並列転送処理を行うことができる。

【0082】請求項2記載の発明では、画像処理手段間を共通接続する信号伝送路を利用する時間間隔を複数に分割し、分割された時間毎に並列動作可能な画像処理手段を割り当てることにより、信号線数を抑えつつ、複数組の画像処理装置間で画像データの並列転送処理を行うことができる。

【0083】請求項3記載の発明では、請求項1または2に記載する発明に加えて、画像データ伝送のために外部から同期信号を供給することなく、選択された画像処理手段間だけで正しく画像データのやりとりを行うことができる。

【図面の簡単な説明】

【図1】 本発明の第1の実施例における画像処理装置の要部構成を示す図である。

【図2】 図1における画像読取部の要部構成を示すブロック図である。

【図3】 図1における画像記録部の要部構成を示すブロック図である。

【図4】 図1における通信部の要部構成を示すブロック図である。

【図5】 図1におけるホストインターフェース部の要 部構成を示すブロック図である。

【図6】 アイドル時における、ページ同期信号、ライン同期信号、ドット同期信号、画像データ信号の波形を示す図である。

【図7】 動作時における、ページ同期信号、ライン同 30 期信号、ドット同期信号、画像データ信号の波形を示す 図である。

【図8】 画像データの入出力を行うサブモジュールの 動作可能な組み合わせを示す図である。

【図9】 並列動作が可能な組み合わせ例を示す図である。

【図 1 0 】 並列動作が可能な組み合わせ例を示す図である。

【図11】 並列動作が可能な組み合わせ例を示す図である。

【図12】 現在の動作状態からデュアル動作可能な次の動作の一覧を示す図である。

【図 1 3 】 動作要求に伴うキューレジスタ内部値の変化を説明するための図である。

【図14】 画像処理装置の電源投入後の処理手順を示す図である。

22

【図15】 本実施例の画像処理装置でファクシミリ送信を行う場合の処理手順を示す図である。

【図16】 図15に続く、本実施例の画像処理装置でファクシミリ送信を行う場合の処理手順を示す図である。

【図17】 図16に続く、本実施例の画像処理装置でファクシミリ送信を行う場合の処理手順を示す図である。

【図18】 本実施例の画像処理装置でのある動作中に 並列動作可能な他の動作要求があった場合の処理手順を 示す図である。

【図19】 図18に続く、本実施例の画像処理装置でのある動作中に並列動作可能な他の動作要求があった場合の処理手順を示す図である。

【図20】 図19に続く、本実施例の画像処理装置でのある動作中に並列動作可能な他の動作要求があった場合の処理手順を示す図である。

【図21】 本実施例の画像処理装置でのある動作中に 並列動作が不可能な他の動作要求があった場合の処理手 順を示す図である。

【図22】 図21に続く、本実施例の画像処理装置でのある動作中に並列動作が不可能な他の動作要求があった場合の処理手順を示す図である。

【図23】 図22に続く、本実施例の画像処理装置でのある動作中に並列動作が不可能な他の動作要求があった場合の処理手順を示す図である。

【図24】 本発明の第2の実施例における画像処理装置の要部構成を示す図である。


【図25】 第2の実施例の動作時における、ページ同期信号、ライン同期信号、ドット同期信号、画像データ信号の各波形を示す図である。


【符号の説明】


1、1'…画像処理装置、2、2'…制御部(制御手段)、3、3'…画像読取部(画像処理手段)、4、

4'…画像記録部(画像処理手段)、5、5'…通信部 (画像処理手段)、6、6'…ホストインターフェース 部(画像処理手段)、7、9…信号線(信号伝送路)、

8、10…プルダウン抵抗、11…CPU、12…ROM、13…RAM、14…操作パネル、15~18…S IO部、100…システムバス、101~112…信号 線







[図8]

画像出力侧	画像統取部	通信部	ホストインターフェース部
画像記録部	⊐t* (O1H)	受信プリント(04H)	PC 7 321 (06H)
通信部	送信蓄積 (02H)		PCファックス送信 (07H)
ホストインターフェース部	ローカルスキャン (O3H)	PC777/72受信 (05H)	

[図9]

画像出力側	画像說取部	ポストインケーフェース部
面像記錄部	コピー	
通信部		PCファックス送信または PCファックス受信

【図10】

阿俊出力侧 阿俊入力倒	画像説取部	通信部
画像記錄部		受信プラント
ネストインターフェース部	ローカルスキャン	


【図11】


画像出力側	ホストインテーフェース部	画像跳取部
画像記録部	P C7' 111	
通信部		送信書積


[図12]


現在の動作状態	デュアル動作可能な次の動作
∍t' ~ (01H)	PCファックス受信 (05H) またはPCファックス送信 (07H)
送信書稿 (02H)	PC7 57 (06H)
ローカルスキャン(03H)	受信プ 5ント (04H)
受信7 92h (04H)	ローカルスキャン (O3H)
PC77ックス受信(05H)	⇒t' -(01ii)
PC7' (JV) (06H)	送信蓄積 (02H)
PC779/3送信 (D7H)	⊃t'~(01H)

【図24】









【図25】

